|
1-
|
Cho mạch mã hoá hình dưới, hãy xác định hàm  của mạch:
|
|
|
A -
|
|
|
|
B -
|
|
|
|
C -
|
|
|
|
D -
|
|
|
2-
|
Nếu E = 1 thì hình dưới là mạch điện có chức năng gì:
|
|
|
A -
|
Bộ hợp kênh 2 lối vào.
|
|
|
B -
|
Bộ phân kênh 2 lối vào.
|
|
|
C -
|
Bộ chọn địa chỉ nhị phân 2 lối vào.
|
|
|
D -
|
Bộ mã hoá 2 lối vào.
|
|
3-
|
Nếu A là đường địa chỉ, K 1 và K 0 là đường dữ liệu thì hình dưới là mạch điện có chức năng gì:
|
|
|
A -
|
Bộ mã hoá 2 lối vào.
|
|
|
B -
|
Bộ phân kênh 2 lối vào.
|
|
|
C -
|
Bộ chọn địa chỉ nhị phân 2 lối vào
|
|
|
D -
|
Bộ hợp kênh 2 lối vào.
|
|
4-
|
Nếu A là đường địa chỉ, K là đường dữ liệu thì hình dưới là mạch điện có chức năng gì:
|
|
|
A -
|
Bộ hợp kênh 2 lối vào.
|
|
|
B -
|
Bộ phân kênh 2 lối vào.
|
|
|
C -
|
Bộ chọn địa chỉ nhị phân 2 lối vào
|
|
|
D -
|
Bộ mã hoá 2 lối vào.
|
|
5-
|
Hình dưới là mạch điện có chức năng gì:
|
|
|
A -
|
Mạch hiệu toàn phần.
|
|
|
B -
|
Mạch tổng toàn phần.
|
|
|
C -
|
Mạch bán hiệu.
|
|
|
D -
|
Mạch bán tổng.
|
|
6-
|
Dựa vào sơ đồ khối và bảng cho trong hình dưới, ta kết luận:
|
|
|
A -
|
các đầu vào chọn luôn luôn cho phép một đầu vào hoạt động.
|
|
|
B -
|
đầu ra Y ở mức thấp và đầu ra  ở mức cao khi IC được phép hoạt động.
|
|
|
C -
|
tại một thời điểm, có thể chọn nhiều hơn một đầu vào.
|
|
|
D -
|
đầu ra Y ở mức thấp và đầu ở mức cao khi IC không được phép hoạt động.
|
|
7-
|
Dựa vào sơ đồ khối và bảng cho trong hình dưới, ta kết luận:
|
|
|
A -
|
các mức đầu ra không thể xác định.
|
|
|
B -
|
đầu ra Y lấy mức logic của đầu vào được chọn và đầu ra lấy mức logic đảo của đầu vào được chọn.
|
|
|
C -
|
các đầu ra Y và có cùng mức logic với đầu vào được chọn.
|
|
|
D -
|
lối vào khống chế  không thể là dạng xung.
|
|
8-
|
Trên bộ giải mã 7 đoạn được minh hoạ trong hình dưới thì:
|
|
|
A -
|
tất cả các đầu ra phải đồng thời ở trạng thái tích cực.
|
|
|
B -
|
tất cả các đầu ra phải đồng thời ở trạng thái không tích cực.
|
|
|
C -
|
tại một thời điểm hoạt động, chỉ một đầu ra ở trạng thái tích cực.
|
|
|
D -
|
tại một thời điểm hoạt động, có thể có nhiều hơn một đầu ra ở trạng thái tích cực.
|
|
9-
|
Trong bộ giải mã trong hình dưới, mức đầu ra tích cực ở mức logic:
|
|
|
A -
|
cao.
|
|
|
B -
|
trung bình.
|
|
|
C -
|
thấp.
|
|
|
D -
|
không xác định được, vì không chỉ rõ kết nối với nguồn cấp.
|
|
10-
|
Hình dưới minh hoạ hai thiết bị hiển thị 7-đoạn đặt kề nhau. Dải đếm thập phân của cấu hình này là:
|
|
|
A -
|
từ 0 đến 9 và từ 0 đến 9.
|
|
|
B -
|
từ 0 đến 99.
|
|
|
C -
|
từ 00 đến 100
|
|
|
D -
|
từ 00 đến FF hoặc từ 00 đến 255.
|
