GMT: Thứ Sáu, ngày 14  tháng 12, năm 2018 . .   
Đăng nhập tạm thời:  

Căn Bản    Văn Phòng    Hệ Thống - Mạng    Phần Mềm Ứng Dụng    Kỹ thuật số    Lập trình    SQL   
 Kĩ Thuật Ghép Nối Máy Tính     Kiến Trúc Máy Tính     Kỹ Thuật Vi Xử Lý     Kĩ Thuật Truyền Số Liệu     Xử Lý Tín Hiệu Số     Hệ Thống Thương Mại Điện Tử     Bipolar Junction Transistor - BJT     Điện Tử Số     Xử Lý Âm Thanh Và Hình Ảnh   

Điện Tử Số - Bài 37
Trong lưu đồ thiết kế CPLD/FPGA, phần thực hiện thiết kế có kết quả ở dạng: #. File cấu hình. #. File nestlist. #. File sơ đồ. #. File văn bản HDL. Trong lưu đồ thiết kế CPLD/FPGA, muốn nạp file cấu hình cho CPLD/FPGA thì phải nạp ở bước nào? #. Cấu hình. #. Thực hiện thiết kế. #. Tổng hợp thiết kế. #. Kiểm tra, mô phỏng thiết kế. Trong lưu đồ thiết kế FPGA, ở bước " Cấu hình": file "bitstream" (dòng bit) được nạp vào đâu để FPGA giữ lại được cấu hình đã nạp khi mất nguồn nuôi? #. PROM. #. SRAM. #. DRAM.....
Thời gian bắt đầu: Hôm nay lúc 20:41:45(Server time)
Số câu hỏi: 10.   Tổng điểm: 10
Thời gian làm bài: 20 phút.  Thời gian còn lại: 
Cỡ chữ câu hỏi:  Cỡ chữ đáp án:
1-
Trong lưu đồ thiết kế CPLD/FPGA, phần thực hiện thiết kế có kết quả ở dạng:
A-
File nestlist.
B-
File cấu hình.
C-
File sơ đồ.
D-
File văn bản HDL.
2-
Trong lưu đồ thiết kế CPLD/FPGA, muốn nạp file cấu hình cho CPLD/FPGA thì phải nạp ở bước nào?
A-
Thực hiện thiết kế.
B-
Tổng hợp thiết kế.
C-
Cấu hình.
D-
Kiểm tra, mô phỏng thiết kế.
3-
Trong lưu đồ thiết kế FPGA, ở bước " Cấu hình": file "bitstream" (dòng bit) được nạp vào đâu để FPGA giữ lại được cấu hình đã nạp khi mất nguồn nuôi?
A-
SRAM.
B-
DRAM.
C-
EPROM.
D-
PROM.
4-
Một PLA bao gồm các mảng ___________ có thể lập trình.
A-
AND và NOT.
B-
AND và XOR.
C-
NAND và NOR.
D-
AND và OR.
5-
Để thiết kế một mạch kỹ thuật số có 32 biến cần có bao nhiêu PLA 16 lối vào và 8 đầu ra?
A-
2
B-
3
C-
4
D-
5
6-
VHDL là ngôn ngữ
A-
lập trình bậc cao.
B-
lập trình cơ bản.
C-
mô tả phần mềm.
D-
mô tả phần cứng.
7-
Ngôn ngữ lập trình VHDL có phân biệt chữ hoa và chữ thường?
A-
Đúng.
B-
Sai.
8-
Các đối tượng trong VHDL là :
A-
Tín hiệu – signal, biến – variable, hằng – constant.
B-
Tín hiệu – signal, biến – variable, dữ liệu – data.
C-
Tín hiệu – signal, dữ liệu – data, hằng – constant.
D-
Tín hiệu – signal, biến – variable, ký tự – character.
9-
Trong VHDL, "tín hiệu - signal" dùng để:
A-
Chứa các kết quả trung gian.
B-
Chứa các giá trị cụ thể.
C-
Biểu diễn đường kết nối trong hệ thống.
D-
Chứa các cổng logic.
10-
Trong VHDL, "tín hiệu - signal" được khai báo trong các process và trong các chương trình con ?
A-
Đúng.
B-
Sai.
[ Thành Lãm - ST ]

Chia sẻ trên Facebook   Google Boomarks   Google Buzz    Xem: 848. Đăng: 29-11-2013.   

Support Link:
Thông tin trang Web. Online since: 2011.
Disclaimer of Liability and Endorsement:
free counters
VNEDU.ORG IS A NON-PROFIT WEBSITE! All contents throughout this website are from Internet and other sources and are posted by users, copyright belongs to its original author. VNEDU.ORG stores for educational purpose only. VNEDU.ORG resumes no responsibility and liability, make no promise, or guarantee for the accuracy or efficiency of any content. If you find any content that is in violation of copyright laws, please notify us and we will immediately remove them. Thank you for visiting VNEDU.ORG