Tìm kiếm:
TRANG NHÀ
Giới thiệu VNEDU.ORG
Điều khoản và bản quyền
Liên lạc VNEDU
TRẮC NGHIỆM TRỰC TUYẾN
---Công Cụ:---
Soạn Biểu thức
Bảng màu HTML
Ký hiệu đặc biệt 01
Ký hiệu đặc biệt 02
Ký hiệu đặc biệt 03
Ký hiệu đặc biệt 04
Ký hiệu đặc biệt 05
Ký hiệu đặc biệt 06
Ký hiệu đặc biệt 07
Ký hiệu đặc biệt [Toán]
42 bài trong 5 trang (10 bài/trang) và bạn đang ở trang 1.
Demo

Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? #. Bộ đếm tiến 4 bit nạp đồng bộ, hoạt động tại sườn âm xung clock. #. Bộ đếm tiến 4 bit nạp đồng bộ, hoạt động tại sườn dương xung clock. #. Bộ đếm tiến 4 bit nạp không đồng bộ, hoạt động tại sườn âm xung clock. #. Bộ đếm tiến 4 bit nạp không đồng bộ, hoạt động tại sườn dương xung clock. Đoạn mô tả kiến trúc sau mô tả mô hình phần cứng nào? #. Bộ đếm lùi 4 bit nạp đồng bộ, ho̐

Demo

Mô hình phần cứng nào trong hình dưới tổng hợp được ứng với đoạn mô tả như sau: $. Hình (a) . #. Hình (b). #. Hình (c). #. Hình (d). Mô hình phần cứng nào trong hình dưới tổng hợp được ứng với đoạn mô tả như sau $. Hình (d) . #. Hình (a). #. Hình (b). #. Hình (c). Mô hình phần cứng nào trong hình dưới tổng hợp được ứng với đoạn mô tả như sau: $. Hình (d) . #. Hình (a). #. Hình (b). #. Hình (c). Mô hình phần cứng nào trong hình dưới tổng hợp được ứng với đoạn m

Demo

Hai mô tả cấu trúc chọn kênh sau tương đương nhau ? $. Đúng. #. Sai. Đoạn mô tả sau mô tả cho loại trigơ D hoạt động tại sườn âm hay sườn dương? $. Sườn dương. #. Sườn âm. #. cả hai sườn xung. #. Không có đáp án nào đúng. Cho hình dưới, đoạn mô tả nào dùng để tổng hợp mạch? $. Phương án B. #. Phương án A...... Cho hình dưới, hai đoạn mô tả sau tổng hợp mạch dưới $. Đúng. #. Sai......

Demo

Trong VHDL, "Port" dùng để khai báo: #. Danh sách đối tượng vào/ra. #. Danh sách các tham số. #. Danh sách các hằng số. #. Danh sách các cổng logic vào/ra. Trong VHDL, "Generic" dùng để khai báo: #. Danh sách các tham số. #. Danh sách đối tượng vào/ra. #. Danh sách các hằng số. #. Danh sách các cổng logic vào/ra. Trong VHDL, khi mô tả "kiến trúc" của hệ thống số dùng: #. Cả ba đều đúng. #. Mô hình hoạt động (Behavior). #. Mô hình cấu trúc logic (Structure)......

Demo

Trong VHDL, "biến - variable" dùng để: #. Chứa các kết quả trung gian. #. Biểu diễn đường kết nối trong hệ thống. #. Chứa các giá trị cụ thể. #. Chứa các cổng logic.... Trong VHDL, "biến - variable" được khai báo và sử dụng trong các process và trong các chương trình con? #. Đúng. #. Sai.... Trong VHDL, "hằng - constant" được khai báo trong các process và trong procedure ? #. Đúng. #. Sai....

Demo

Trong lưu đồ thiết kế CPLD/FPGA, phần thực hiện thiết kế có kết quả ở dạng: #. File cấu hình. #. File nestlist. #. File sơ đồ. #. File văn bản HDL. Trong lưu đồ thiết kế CPLD/FPGA, muốn nạp file cấu hình cho CPLD/FPGA thì phải nạp ở bước nào? #. Cấu hình. #. Thực hiện thiết kế. #. Tổng hợp thiết kế. #. Kiểm tra, mô phỏng thiết kế. Trong lưu đồ thiết kế FPGA, ở bước " Cấu hình": file "bitstream" (dòng bit) được nạp vào đâu để FPGA giữ lại được cấu hình đã nạp khi mất nguồn nuôi?

Demo

Trong cấu trúc của CPLD, khi mất nguồn nuôi thì cấu hình của nó sẽ: #. được lưu lại. #. bị mất đi. #. Có thể bị mất có thể không. #. Không có đáp án nào đúng..... Trong cấu trúc của FPGA, khi mất nguồn nuôi thì cấu hình của nó sẽ: #. bị mất đi. #. được lưu lại. #. Có thể bị mất có thể không. #. Không có đáp án nào đúng..... Quá trình thiết kế cho CPLD/FPGA chủ yếu là thực hiện trên các công cụ : #. phần mềm. #. phần cứng . #. cả 2 loại trên. #. Không có đáp &#

Demo

Cấu trúc chính của SPLD là : #. PLA (Programmable Logic Array) và PAL (Programmable Array Logic). #. PLA (Programmable Logic Array). #. PAL (Programmable Array Logic). #. Không có phương án nào đúng. Mật độ logic của CPLD so với SPLD là : #. Cao hơn. #. Thấp hơn. #. Bằng nhau. #. Tuỳ từng trường hợp. Trong cấu trúc của CPLD, khối nào sau đây không có mặt : #. Vi xử lý. #. Ma trận kết nối trung tâm. #. Khối logic. #. Khối Microcell......

Demo

Bộ nhớ FLASH là bộ nhớ : #. Không bay hơi. #. Bay hơi. #. Cả hai đáp án trên đều đúng. #. Không có đáp án nào đúng. Bộ nhớ FLASH có cấu trúc giống như bộ nhớ : #. EEPROM. #. EPROM. #. SRAM. #. DRAM. DRAM được chế tạo bằng cách sử dụng công nghệ: #. MOS. #. lưỡng cực. #. lưỡng cực và MOS. #. Không có phương án nào đúng. Thời gian truy nhập của bộ nhớ lưỡng cực so với bộ nhớ MOS là: #. nhanh hơn. #. lâu hơn. #. bằng nhau.

Demo

Cho bộ nhớ có dung lượng là 32k x 8, số đường địa chỉ và đường vào/ra là bao nhiêu? #. 15 và 8. #. 5 và 8. #. 15 và 4. #. 5 và 4. Cho bộ nhớ có số đường địa chỉ là 10 và đường vào/ra là 8, hỏi dung lượng của nó là bao nhiêu tính theo byte và theo bit? #. 1024 byte và 8 kbit. #. 1kbyte và 1 kbit. #. 1024 byte và 2 kbit. #. 1kbyte và 4 kbit. Cho bộ nhớ RAM có số đường địa chỉ là 10 và đường vào dữ liệu là 8, hỏi dung lượng của nó là bao nhiêu tính theo byte và số đường dữ liệu ra? #. 1024 byte và

    2    3    4    5    Right  
Thống kê:
Phát triển hệ thống: TRƯƠNG HỮU ĐỨC - Phiên bản 3.0 - © Copyright 2013 - 2024 - VNEDU.ORG

free counters