Các bước của quá trình DMA diễn ra theo thứ tự sau đây: [a]--DREQ -> HLDA -> DACK -> HRQ -> trao đổi dữ liệu-> kết thúc [b]--DREQ -> HRQ -> HLDA -> DACK -> trao đổi dữ liệu-> kết thúc [c]--HRQ -> HLDA -> DACK -> DREQ -> trao đổi dữ liệu-> kết thúc [d]--HRQ -> DACK -> DREQ -> HLDA -> trao đổi dữ liệu-> kết thúc....

Với phương pháp vào/ra bằng DMA, phát biểu nào sau đây là đúng: [a]--Là phương pháp do CPU điều khiển trao đổi dữ liệu [b]--Là phương pháp không do CPU điều khiển trao đổi dữ liệu [c]--Là phương pháp được thực hiện bằng phần mềm [d]--Là phương pháp trao đổi dữ liệu giữa TBNV và CPU nhanh nhất.....

Với phương pháp nhiều đường yêu cầu ngắt (trong việc xác định modul ngắt), phát biểu nào sau đây là đúng: [a]--CPU có một đường yêu cầu ngắt cho các modul vào/ra [b]--CPU phải có các đường yêu cầu ngắt khác nhau cho mỗi modul vào/ra [c]--Số lượng thiết bị có thể đáp ứng là khá lớn [d]--CPU có nhiều đường yêu cầu ngắt cho mỗi modul vào/ra......

Với phương pháp vào/ra bằng chương trình (CT), phát biểu nào sau đây là sai: [a]--Dùng lệnh vào/ra trong CT để trao đổi dữ liệu với cổng [b]--TBNV là đối tượng chủ động trong trao đổi dữ liệu [c]--Khi thực hiện CT, gặp lệnh vào/ra thì CPU điều khiển trao đổi dữ liệu với TBNV [d]--TBNV là đối tượng bị động trong trao đổi dữ liệu.....

Các thành phần cơ bản của TBNV: [a]--Bộ chuyển đổi tín hiệu, Logic điều khiển, Bộ đệm [b]--Bộ chuyển đổi trạng thái, Logic đọc, Bộ đếm tiến [c]--Bộ chuyển đổi hiện thời, Logic ghi, Bộ kiểm tra [d]--Bộ chuyển đổi địa chỉ, Logic nhận, Bộ đếm lùi.. Đối với chức năng của Modul vào/ra, phát biểu nào sau đây là sai: [a]--Điều khiển và định thời gian [b]--Một Modul chỉ nối ghép được với một TBNV [c]--Trao đổi thông tin với BXL, với TBNV [d]--Bộ đệm dữ liệu, phát hiện lỗi....

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng: [a]--Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại [b]--Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại [c]--Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại [d]--Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại.....

Bài trắc nghiệm này sẽ giúp các bạn củng cố thêm một số kiến thức về bộ môn lập trình C++.Bài viết này các bạn sẽ hiểu rõ thêm về một số khái niệm trong lập trình C++,các lỗi cơ bản cũng như các dạng bài tập liên quan khác.....

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai: [a]--FIFO là TT thay đi block cũ nhất trong các block hiện nay [b]--FIFO là TT thay đi block có tần suất truy nhập ít nhất [c]--LRU là TT thay đi block truy nhập gần đây ít nhất [d]--Random là TT thay đi block ngẫu nhiên....

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là: [a]--13 + 8 + 5 [b]--13 + 7 + 6 [c]--14 + 7 + 5 [d]--14 + 8 + 6.....

Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây: [a]--Trực tiếp, liên kết hoàn toàn, liên kết tập hợp [b]--Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp [c]--Liên kết tập hợp, liên kết phần tử, gián tiếp [d]--Trực tiếp, liên kết phần tử, liên kết gián đoạn... Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là: [a]--Tag + Word + Line [b]--Tag + Word.....