|
1-
|
Thực hiện phép trừ hai số sau: 8416 – 2A16
|
|
|
A -
|
6A16
|
|
|
B -
|
7A16
|
|
|
C -
|
8A16
|
|
|
D -
|
5A16
|
|
2-
|
Đổi số nhị phân sau sang dạng bù 2 tương ứng: 1011 0101 0110
|
|
|
A -
|
0100 1010 1010
|
|
|
B -
|
0100 1010 1001
|
|
|
C -
|
1100 1010 1001
|
|
|
D -
|
0100 1011 1001
|
|
3-
|
Thực hiện phép cộng hai số sau theo bù 1: (5)10 + (-9)10
|
|
|
A -
|
0000 0100
|
|
|
B -
|
1111 1010
|
|
|
C -
|
1111 1011
|
|
|
D -
|
1000 0100
|
|
4-
|
Thực hiện phép cộng hai số sau theo bù 2: (5)10 + (-9)10
|
|
|
A -
|
1111 1100
|
|
|
B -
|
0000 0100
|
|
|
C -
|
1111 1010
|
|
|
D -
|
1000 0100
|
|
5-
|
Thực hiện phép cộng hai số sau: 26 (,101)2 + 210 (,101101)2
|
|
|
A -
|
210 (,1111111)2
|
|
|
B -
|
210 (,1011111)2
|
|
|
C -
|
210 (,1011011)2
|
|
|
D -
|
210 (,1011101)2
|
|
6-
|
Thực hiện phép chia 2 số sau: 27 (,001)2 và 24 (,01)2
|
|
|
A -
|
23 (,001)2
|
|
|
B -
|
22 (,001)2
|
|
|
C -
|
22 (,01)2
|
|
|
D -
|
22 (,1)2
|
|
7-
|
Đầu ra của cổng NAND ở mức thấp:
|
|
|
A -
|
Khi tất cả lối vào ở mức cao.
|
|
|
B -
|
Mọi lúc.
|
|
|
C -
|
Khi có bất kỳ lối vào nào ở mức thấp.
|
|
|
D -
|
Khi có bất kỳ lối vào nào ở mức cao.
|
|
8-
|
Đầu ra của cổng OR ở mức cao:
|
|
|
A -
|
Khi đầu vào bất kỳ ở mức thấp.
|
|
|
B -
|
Mọi lúc
|
|
|
C -
|
Khi đầu vào bất kỳ ở mức cao.
|
|
|
D -
|
Khi tất cả các đầu vào ở mức thấp.
|
|
9-
|
Có mấy cách nhập thiết kế khi thiết kế CPLD/FPGA là :
|
|
|
A -
|
Nhập bất kỳ kiểu nào.
|
|
|
B -
|
1 cách : sử dụng ngôn ngữ HDL.
|
|
|
C -
|
2 cách : sử dụng ngôn ngữ HDL, dạng sơ đồ.
|
|
|
D -
|
3 cách : sơ đồ nguyên lý, sử dụng ngôn ngữ HDL, dạng sơ đồ.
|
|
10-
|
Một PLA bao gồm các mảng ___________ có thể lập trình.
|
|
|
A -
|
AND và XOR.
|
|
|
B -
|
AND và OR.
|
|
|
C -
|
NAND và NOR.
|
|
|
D -
|
AND và NOT.
|
